GaN-Leistungsbauelemente

2. Auswahl des richtigen GaN-Bauelements

Tools für die Auswahl Ihres Bauelements

In diesem Artikel erfahren Sie, warum Sie den RDS(on) nicht für die Auswahl und den Vergleich von Bauelementen in Schaltstromversorgungen verwenden sollten.

Der GaN FET Thermal Calculator zur Simulation Ihrer Lösung

Sobald Sie einige für Ihre Anwendung geeignete Bauelemente identifiziert haben, können Sie mit dem GaN FET Thermal Calculator bewerten, wie sie sich thermisch in Ihre Anwendungsumgebung einfüg werden. Der Rechner ermöglicht die Optimierung der thermischen Lösung, sobald die Verluste bestimmt wurden.

Abwägung der Gehäuseoptionen

Die GaN-FETs und -ICs von EPC werden in den Gehäusearten Chip-Scale-Packaging (CSP) und Plastic Quad Flat No-Lead (PQFN) angeboten. Die Wahl zwischen CSP und PQFN hängt von den spezifischen Anforderungen der jeweiligen Anwendung ab. Das CSP eignet sich gut für Anwendungen mit Größenbeschränkungen und hoher Leistungsdichte. PQFN-Gehäuse bieten ein ausgewogenes Verhältnis zwischen hoher Leistung und einfacher Herstellung.

Kriterium Zuverlässigkeit

Die Produktzuverlässigkeit ist ein entscheidendes Kriterium bei der Auswahl des richtigen Bauelements.  Die eGaN-Bauelemente® werden seit März 2010 in Serie produziert und haben sowohl in Labortests als auch in großvolumigen Kundenanwendungen eine sehr hohe Zuverlässigkeit mit beeindruckender Einsatzbilanz bewiesen.

EPC unterhält ein umfangreiches Test-to-Fail-Zuverlässigkeitsprogramm und veröffentlicht regelmäßig die Ergebnisse dieser Studien.  Die neuesten Zuverlässigkeitsberichte finden Sie auf der Seite mit den Ressourcen zur Zuverlässigkeit.

Die wichtigsten abgedeckten Themen im Bereich Zuverlässigkeit:

• Physikbasierte Lebensdauermodelle für Gate- und Drain-Belastung
• Sicherer Betriebsbereich
• Kurzschlussrobustheit
• Mechanische Belastung
• Thermo-mechanische Belastung
• Test-to-fail-Methodik zur genauen Vorhersage der anwendungsspezifischen Lebensdauer von Bauelementen

3. Treiber und Regler

Die Auswahl des richtigen GaN-Treibers bzw. -Reglers ist für robuste, leistungsfähige Designs in GaN-Leistungswandlungssystemen entscheidend. In diesem Abschnitt des GaN First Time Right™️-Entwicklungsrahemnwerks von EPC finden Sie detaillierte Hilfestellungen zu kompatiblen Gate-Treibern, Reglerarchitekturen (abwärts, aufwärts, Halbbrücke, Synchrongleichrichtung) und Auswahlkriterien wie Totzeit, Laufzeitverzögerung und Gate-Schutz. Jede Empfehlung wird durch getestete Referenzdesigns und umfangreiche Anwendungsdaten gestützt, um Ihnen bei der Integration von Treibern und Reglern zu helfen, die die Effizienz, Zuverlässigkeit und Geschwindigkeit in GaN-basierten Systemen maximieren.

Erfahren Sie, wie Sie GaN-FETs mit Reglern und Gate-Treibern kombinieren, die für Silizium-MOSFETs entwickelt wurden.

In manchen Situationen sieht die Entwicklung unter Umständen den Einsatz eines generischen Gate-Treibers oder Reglers vor. Obwohl das zwar häufig möglich ist (z. B. beim Abwärtswandler EPC9153), gibt es jedoch einige Punkte, die dazu im Vorfeld untersucht werden müssen, darunter:

1. High-Side-Bootstrap-Spannungsbegrenzung für Low-Side-FET-Rückstromleitfähigkeit (die Rückleitsperrspannung beträgt bis zu 2,5 V, wodurch der Bootstrap-Kondensator auf über 7 V geladen werden kann) bei Halbbrückentreibern mit Bootstrap-Stromversorgung.
2. Die eGaN-FETs von EPC sollten mit einer Einschaltspannung von 5 V bis 5,5 V, jedoch nicht unter 4,5 V, und einer Ausschaltspannung von 0 V betrieben werden. Daher ist die Unterspannungsabschaltfunktion des Treibers zu überprüfen und sollte im Bereich von 3,6 V für die Deaktivierung und 4 V für die Aktivierung liegen.
3. Da GaN-Bauelemente sehr schnell schalten können, sollte der Gate-Treiber die resultierenden hohen dv/dt unterstützen; empfohlen wird eine Unterstützung von >100 V/ns.
4. Die minimale Totzeit sollte niedrig genug sein, um Totzeitverluste zu minimieren, idealerweise im Bereich von 20–40 ns: Totzeit-Optimierung für maximale Effizienz
5. Möglicherweise ist die Parallelschaltung einer kleinen, kostengünstigen Schottky-Diode mit dem kleineren FET erforderlich. Siehe hierzu das Beispielboard für den Abwärtswandler EPC9153 Buck Converter.

Ermitteln Sie einen monolithisch integrierten GaN-Schaltkreis, der Ihre Designanforderungen erfüllt.

4. Schaltplan und Layout

Suche und Download eines Schaltplans zum Konstruktionsbeginn

EPC veröffentlicht die Schaltpläne für alle Evaluierungsboards, um ein einfaches Kopieren und Einfügen von Designs zu ermöglichen, die alle wichtigen Komponenten enthalten, sowie ein Layout, das eine optimale Schaltleistung unterstützt. Wählen Sie das gewünschte Evaluierungsboard aus unserer wachsenden Liste von Designs aus und finden Sie den Schaltplan zusammen mit Stücklisten und Gerber-Dateien, um mit Ihrem Design zu beginnen.

Schaltplansymbol für GaN-FETs

Zur Erleichterung der Entwicklung nutzt EPC das Standard-MOSFET-Symbol für GaN-FETs. GaN-Transistoren im Anreicherungsmodus haben keine p-n-Substratdiode wie ein Silizium-Leistungs-MOSFET, leiten aber in umgekehrter Richtung wie die Diode in einem Leistungs-MOSFET. Da jedoch in einem GaN-Transistor im Anreicherungsmodus keine Minoritätsträger an der Leitung beteiligt sind, gibt es auch keine Sperrschichtladung. Die Q_RR beträgt null, was ein erheblicher zusätzlicher Vorteil im Vergleich zu Leistungs-MOSFETs ist.

Das empfohlene Design für die Optimierung des Leiterplattenlayouts mit eGaN-FETs (WP010) nutzt die erste innere Lage als Rückleitung für die Stromversorgungsschleife. Diese Rückleitung befindet sich direkt unter der Stromversorgungsschleife der obersten Lage, wodurch die kleinste physikalische Schleifengröße erreicht wird. Variationen dieses Konzepts können umgesetzt werden, indem die Buskondensatoren entweder neben dem High-Side-Bauelement, neben dem Low-Side-Bauelement oder zwischen dem Low- und dem High-Side-Bauelement platziert werden. In allen Fällen wird die Schleife jedoch in der inneren Lage direkt unter den Bauelementen geschlossen. Ein ähnliches Prinzip wird auch für die Gate-Schleife genutzt, wobei sich die Gate-Rückschleife direkt unter den EIN- und AUS-Gate-Widerständen befindet.

Um die gemeinsame Source-Induktivität zwischen Stromversorgungs- und Gate-Schleife zu minimieren, sind diese senkrecht zueinander angeordnet, und eine Durchkontaktierung neben dem Source-Pad, das dem Gate-Pad am nächsten liegt, wird als Kelvin-Verbindung für die Gate-Treiber-Rückleitung verwendet.

Leitlinien für eine effektive Parallelschaltung von GaN-Bauelementen

Bei Anwendungen mit höherer Leistung kann es notwendig sein, mehrere Transistoren parallel zu schalten, damit sie sich wie ein einziges Bauelement verhalten. GaN-Bauelemente lassen sich aus dem folgenden Grund extrem gut parallel schalten:

• Der RDS(ON) hat einen positiven Temperaturkoeffizienten, so dass sich der Strom im EIN-Zustand auf der Grundlage der jeweiligen Bauteiltemperatur selbst ausgleicht
• Die QG von GaN-FETs ist viel geringer als bei vergleichbaren Si-MOSFETs, wodurch die Anforderungen und Verluste im Gate-Treiber minimiert werden.
• Die VTH von GaN-FETs ist sehr im Vergleich zu einem stark negativen Temperaturkoeffizienten bei Si-MOSFETs über Temperatur äußerst stabil, was auch bei Schaltvorgängen eine gute Stromverteilung ermöglicht.

Für die Gewährleistung einer guten Stromverteilung unter dynamischen Bedingungen ist jedoch auch das Layout wichtig:

• Für jeden GaN-FET sollten individuelle Gate-Widerstände verwendet und in der Nähe der FETs platziert werden.
• Alle parasitären Induktivitäten im Layout sollten für jedes parallel geschaltete Bauelement so ähnlich wie möglich gehalten werden, sowohl für in der Stromversorgungs- als auch in der Gate-Schleife.
• Für Hochleistungsanwendungen empfehlen wir ein Layoutverfahren, bei dem Halbbrücken anstelle von Einzelbauelementen parallel geschaltet werden: Parallelisierung von Hochgeschwindigkeits-GaN-Transistoren (AN020). Ein Beispiel für eine Implementierung zeigt das EPC90135: Evaluierungsboard für Parallelschaltung mit 100 V und 45 A.
• Für einen einfacheren Ansatz eines Layouts mit vier parallel geschalteten Bauelementen empfehlen wir die Technik, die im Motortreiber-Referenzdesign EPC9186: 150-ARMS-Wechselrichter für 3-Phasen BLDC-Motortreiber mit breitem Eingangsspannungsbereich genutzt wird.

Ein Beispiel für ein Layout mit vier Bauelementen in Parallelschaltung ist das EPC90135: Evaluierungsboard für Parallelschaltung mit 100 V und 45 A.

Bewährte Verfahren zur Layoutgestaltung für eGaN-FET-Footprints

Viele Bauelemente von EPC werden in Gehäusen des Typs Wafer Level Chip Scale Package (WLCSP) angeboten, das Feinraster von bis zu 400 µm besitzt. Das heißt, ein für den Footprint geeignetes Leiterplattendesign für eine konsistente und zuverlässige Montage des GaN-Bauelements unerlässlich. Detaillierte Empfehlungen finden Sie in How2AppNote008 - Designing PCB Footprint eGaN FETs ICs (Leiterplattenlayout für Footprints von eGaN-FETs und ICs) und empfohlene Lötaugenmuster (Lötmaskenöffnungen) und Schablonen sind in den einzelnen Datenblättern enthalten. EPC bietet auch eine Altium-Bibliothek mit allen Footprints von EPC. Das Video Footprint Design – PCB CAD System Independent führt durch eine CAD-unabhängige detaillierte Erklärung zur Erstellung eigener Footprints.

EPC empfiehlt die Verwendung eines SMD-Pads (Solder Mask Defined) anstelle eines NSMD-Pad (Non-Solder Mask Defined) aus zwei Gründen:

• Ein SMD-Layout (Solder Mask Defined) sorgt für eine geringere Induktivität und verbessert die Ausrichtung während des Reflow-Prozesses.
• Bei einem NSMD-Layout (Non-Solder Mask Defined) ist die Wahrscheinlichkeit einer Fehlausrichtung des Chips während des Reflow-Lötens höher, was die effektive Kupferkontaktfläche verringern und damit die Lötstelle und die Strombelastbarkeit des Bauelements beeinträchtigen kann.

Das vom EPC empfohlene Siebdruckdesign sollte Folgendes umfassen:

• Vier Eckpassmarken, die die Form des Teils umreißen.
• Gestrichelte Linien mit schmalen Strichen. (Ein durchgehendes Rechteck, das das Teil umgibt und so verhindert, dass das Flussmittel während des Reflow-Prozesses vom Chip wegfließt, kann einen Flussmittel-Damm bilden und Flussmittel unter dem Bauelement einschließen.)
• Eindeutige Kennzeichnung für das erste Pin.

Wenn Sie möchten, dass das EPC-Team Ihren Entwurf nach Fertigstellung des Schaltplans und des Layouts überprüft, senden Sie bitte eine Anfrage an info@epc-co.com

5. Berechnung der Verluste

Simulation der elektrischen Leistung mit GaN-Bauelementen

Die Möglichkeit zur Simulation von GaN-Bauelementen vor der praktischen Verwendung ist ein äußerst wichtiger Schritt im Designprozess. Für detailliertere elektrische Simulationen greift EPC auf eine Mischung aus physikbasierten und phänomenologischen Funktionen zurück, um ein kompaktes Spice-Modell mit akzeptablen Simulations- und Konvergenzeigenschaften zu erhalten, einschließlich Temperatureffekten für Leitfähigkeits- und Grenzwertparameter. Diese sind auf der Seite EPC Device Models Modelle der Bauelemente von EPC) zu finden, während Sie auf Circuit Simulation Using EPC Device Models (Schaltungssimulation mit Modellen für Bauelemente von EPC) einen tieferen Einblick in diese Modelle erhalten. Zu den unterstützten Modellformaten gehören P-SPICE, LTSPICE, TSPICE, SIMPLIS/SIMetrix und Spectre. Auf der Modellseite finden Sie außerdem STEP, thermische Modelle und die EPC Altium Library.

6. Wärmemanagement

Maximierung der Leistung mit erweiterten Kühlkörperdesigns

Es ist wichtig zu beachten, dass die GaN-FETs von EPC von einer doppelseitigen Kühlung profitieren können, um ihre Wärmeabfuhr bei Designs mit hoher Leistungsdichte zu maximieren. Dies wird in How2AppNote012 - How to Get More Power Out of an eGaN Converter ausführlich behandelt.

Optimierung der Kühlung mit hochwertigen Wärmeleitmaterialien

Wärmeleitmaterialien sind ein wichtiger Bestandteil des Kühlsystems, wenn die Kühlung von der Oberseite erfolgt. Da GaN-Bauelemente sehr klein sind, ist eine wirksame Kühlung auf die wärmeverteilende Wirkung des Kühlkörpers angewiesen, wovon die Wärmeleitschicht jedoch nicht profitiert. Aufgrund ihrer kleinen Fläche trägt die Wärmeleitschicht erheblich zum Gesamt-Rth,J-A bei, so dass die Verwendung von Materialien mit hoher Wärmeleitfähigkeit von großem Vorteil ist. Die Wärmeleitschicht hat zudem eine sehr wichtige zweite Aufgabe: Sie isoliert die GaN-Bauelemente vom Kühlkörper, da die Oberseite der GaN-FETs von EPC mit dem Source-Potenzial verbunden ist.

EPC hat einige Informationen über Wärmeleitmaterialien zusammengestellt, um Sie bei der Auswahl für Ihr Design zu unterstützen:

7. Montage

Visuelle Charakterisierung

Zu Beginn eines neuen Produktionsprozesses ist es üblich, visuelle Eingangskontrollen einzurichten. Zur Vereinfachung dieses Prozesses finden Sie detaillierte Beschreibungen der physischen Eigenschaften der FETs und -ICs von EPC, einschließlich der visuellen Kriterien, die alle Bauelemente erfüllen müssen, bevor sie für den Versand an Kunden freigegeben werden, in Enhancement Mode GaN FETs and ICs Visual Characterization Guide (Leitfaden zur visuellen Charakterisierung von Anreicherungs-GAN-FETs und -ICs).

8. Messung

GaN-FETs können viel schneller schalten als Si-MOSFETs.

Vergleich der Schaltknoten bei 15 A (Abwärtswandler mit 48 Vin, 12 Vout)

Das kann in der Messphase zu Problemen führen.

Weitere Einzelheiten finden Sie in AN023 Accurately Measuring High-Speed GaN Transistors (Präzise Messung von Hochgeschwindigkeits-GaN-Transistoren).

Tipps und Tricks

Die hohe Leistung von GaN-FETs macht den Bedarf an verlässlichen Messverfahren für Hochgeschwindigkeitsschaltungen deutlich.

1. Die Masseschleife sollte durch die Verwendung einer Federklemme minimiert werden.
2. Die Stelle, an der die Sonde angesetzt wird, sollte so nah wie möglich an dem zu prüfenden Bauelement liegen.

Bandbreitenanforderungen

Werden Oszilloskope oder Tastköpfe mit unzureichender Bandbreite verwendet, so können die tatsächlichen Wellenformen eines typischen Wandlers nicht genau gemessen werden. Für typische Wandler wird eine Bandbreite von 500 MHz empfohlen, für einige spezielle Anwendungen wie LIDAR mindestens 1 GHz.

Auswirkung der Sonden-/Systembandbreite auf die gemessene Wellenform (Board auf Basis des EPC9080)

Differenztastkopf

Von besonderem Interesse ist die Messung des High-Side-Gates in einer typischen Halbbrückenkonfiguration. Zusätzlich zu den bisherigen Anforderungen an die Bandbreite und den Messaufbau stellt diese Messung noch weitere Anforderungen: 

1. Galvanische Trennung: Obwohl die Mathematikkanäle zur Rekonstruktion des High-Side-Gates verwendet werden können, ist diese Methode anfällig für Rauschen und die Fehlanpassung der den beiden Sonden. Eine Differenztastkopf wird empfohlen.
2. Großes Gleichtaktunterdrückungsverhältnis (common mode rejection ratio, CMMR)
3. Nenngleichtaktspannung > Eingangsspannung (Abwärts) oder Ausgangsspannung (Aufwärts)
4. Große Eingangsimpedanz, vorzugsweise > 10 MΩ || < 2pF 

Die Hersteller von Prüfgeräten haben dafür geeignete Hochleistungs-Differenztastköpfe entwickelt, z. B. Tektronix IsoVu, LeCroy DL-ISO und PMK Firefly.

Doppelimpulsmessungen

Diese Messmethode wird üblicherweise zur direkten Messung der Schaltverluste von Halbleiterbauelementen verwendet, indem mit der Mathematikfunktion eines Oszilloskops die momentanen Spannungs- und Stromwellenformen multipliziert und dann integriert werden. Die vorgenannten Methoden erlauben die Messung der Spannung, die Messung des Stroms ist jedoch mit diesen zusätzlichen Herausforderungen verbunden:

• Bandbreitenanforderung: Aktive Stromsensoren haben Schwierigkeiten mit der erforderlichen Genauigkeit und Bandbreite, so dass Stromshunts immer noch die bevorzugte Methode sind
• Bei Stromshunts muss die Stromversorgungsschleife unterbrochen und der Sensor eingesetzt werden. Die Erhöhung der Induktivität der Stromversorgungsschleife kann die Messergebnisse erheblich verändern.

Aus diesen Gründen empfiehlt EPC keine Doppelimpulsprüfung, sondern die Verwendung von Spice-Modellen (und eines kalibrierten Modells, wenn eine höhere Genauigkeit erforderlich ist): EPC Device Models

Hersteller von Testgeräten arbeiten an diesem Thema, siehe z. B. Accurate Characterization of Low-Voltage, Small-Form-Factor GaN FETs (Die korrekte Charakterisierung von kleinen Niederspannungs-GaN-FETs).